数字电路设计论文范文

引言：寻求写作上的突破？我们特意为您精选了4篇数字电路设计论文范文，希望这些范文能够成为您写作时的参考，帮助您的文章更加丰富和深入。

篇1

引言

三电平（ThreeLevel，TL）整流器是一种可用于高压大功率的PWM整流器，具有功率因数接近1，且开关电压应力比两电平减小一半的优点。文献[1]及[2]提到一种三电平Boost电路，用于对整流桥进行功率因数校正，但由于二极管整流电路的不可逆性，无法实现功率流的双向流动。文献[3]，[4]及[5]提到了几种三电平PWM整流器，尽管实现了三电平，但开关管上电压应力减少一半的优点没有实现。三电平整流器尽管比两电平整流器开关数量多，控制复杂，但?具有两电平整流器所不具备的特点：

1）电平数的增加使之具有更小的直流侧电压脉动和更佳的动态性能，在开关频率很低时，如300～500Hz就能满足对电流谐波的要求；

2）电平数的增加也使电源侧电流比两电平中的电流更接近正弦，且随着电平数的增加，正弦性越好，功率因数更高；

3）开关的增加也有利于降低开关管上的电压压应力，提高装置工作的稳定性，适用于对电压要求较高的场合。

1TL整流器工作原理

TL整流器主电路如图1所示，由8个开关管V11～V42组成三电平桥式电路。假定u1=u2=ud/2，则每只开关管将承担直流侧电压的一半。

以左半桥臂为例，1态时，当电流is为正值时，电流从A点流经VD11及VD12到输出端；当is为负值时，电流从A点流经V11及V12到输出端，因此，无论is为何值，均有uAG=uCG=＋ud/2，D1防止了电容C1被V11(VD11)短接。同理，在0态时，有uAG=0；在－1态时，有uAG=uDG=－ud/2，D2防止了电容C2被V22(VD22)短接。

右半桥臂原理类似，因此A及B端电压波形如图2所示，从而在交流侧电压uAB上产生五个电平：＋ud，＋ud/2，0，－ud/2，－ud。

每个半桥均有三种工作状态，整个TL桥共有32=9个状态。分别如下：

状态0(1,1)开关管V11，V12，V31，V32开通，变换器交流侧电压uAB等于0，电容通过直流侧负载放电，线路电流is的大小随主电路电压us的变化而增加或减小。

状态1(1,0)开关管V11，V12，V32，V41开通，交流侧输入电压uAB等于ud/2，输入端电感电压等于us－u1。电容C1电压被正向(或反向)电流充电(u1<us，或放电us<u1)，C2通过直流侧负载放电。

状态2(1,－1)开关管V11，V12，V41，V42开通，输入电压uAB=ud，正向(或反向)电流对电容C1及C2充电(或放电)，由于输入电感电压反向，电流is逐渐减小。

状态3(0,1)开关管V12，V21，V31，V32开通，交流侧输入电压uAB等于－ud/2，输入电感上电压等于us＋u1。电容电压被正向(或反向)电流充电(或放电)。

状态4(0,0)开关管V12，V21，V32，V41开通，输入端电压为0，电容通过直流侧负载放电，线路电流is的大小随主电路电压us的变化而增加或减小。

状态5(0,－1)开关管V12，V21，V41，V42开通，交流侧电压为ud/2，正向(或反向)电流对电容C2充电(或放电)，电容C1通过负载电流放电。

状态6(－1,1)开关管V21，V22，V31，V32开通，uAB=－ud，正向(或反向)线电流对两个电容C1及C2充电(或放电)，由于升压电感电压正向，线电流将逐渐增加。

状态7(－1,0)开关管V21，V22，V32，V41开通，交流侧电压电平为－ud/2，正向(或反向)电流对电容C2充电(或放电)，电容C1通过负载电流放电。

状态8(－1,－1)开关管V21，V22，V41，V42开通，输入端电压为0，升压电感电压等于us，两个电容C1及C2均通过负载电流放电。电流is根据电压us的变化而增加(或减小)。

2硬件电路设计

从图2可以看出，在输入电压频率恒定的情况下，要在变换器交流侧产生一个三电平电压波形，输入电压一个周期内应定义两个操作范围：区域1和区域2，如图3所示。

在区域1，电压大于－ud/2，并且小于ud/2，在电压uAB上产生三个电平：－ud/2，0，ud/2。同理，在区域2，电压绝对值大于ud/2，并小于直流侧电压ud，在电压正半周期(或负半周期)上产生两个电平：ud/2和ud(或－ud/2和－ud)。相应电平的工作区域如表1所列。

表1相应电平的工作区域

工作区域

1

2

1

2

us>0

us<0

us>0

us<0

高电平

ud/2

ud

－ud/2

低电平

－ud/2

ud/2

－ud

为方便控制，这里定义两个控制变量SA及SB，其中

根据表1可以设计一个开关查询表，如表2所列，将其存储在DSP中，当进行实时控制时，便可根据输入电压、电流信号，从表中查询所需采取的开关策略。

表2查询表

SA

SB

V11

V12

V21

V22

V31

V32

V41

V42

uAB

1

1

1

1

1

1

1

1

1

1

1

ud/2

1

－1

1

1

1

1

ud

1

1

1

1

1

－ud/2

1

1

1

1

－1

1

1

1

1

ud/2

－1

1

1

1

1

1

－ud

－1

1

1

1

1

－ud/2

－1

－1

1

1

1

1

整个控制系统以一片DSP为核心，控制框图如图4所示。

锁相环电路产生一个与电源电压同相位的单位正弦波形，ud的采样信号通过低速电压外环调节器进行调节，电流is的采样信号通过高速电流内环G1进行调节，电容C1端直流电压u1与电容C2端直流电压u2分别通过两个PI调节器进行调节，补偿环G2用于补偿两只电容电压的不平衡。

检测的线电流命令is与参考电流is＊比较，产生的电流误差信号送至电流内环G1，以跟踪电源电流变化，产生的线电流波形将与主电压同相位。

3软件设计

系统采用两个通用定时器GPT1及GPT2来产生周期性的CPU中断，其中GPT1用于PWM信号产生、ADC采样和高频电流环控制(20kHz)，GPT2用于低频电压环的控制(10kHz)，两者均采用连续升/降计数模式。低速电压环的采样时间为100μs，高速电流环采样时间为50μs。中断屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期产生中断，GPT2则仅在下降沿产生中断。

整个程序分为主程序模块、初始化模块、电流控制环计算模块、电压控制环计算模块、PWM信号产生模块等五大部份。程序流程如图5所示。

4仿真结果及实验

篇2

1概述

TH71101是双超外差式结构的无线电接收芯片，工作在300～450MHzISM频段，能与TH7107等芯片配套，实现ISM频段无线模拟和数字信号传输；内部包含一个低噪声放大器、双混频器、压控振荡器、PLL合成器、晶体振荡器等电路。能接收模拟和数字FSK/FM/ASK信号。FSK数据速率可达40kb/s，ASK数据速率达80kb/s，FM带宽15kHz；灵敏度111dBm。电源电压2.5～5.5V,工作电流8.2mA，待机电流<100nA。适用于ISM（工业、科学和医学）频率范围内的各种应用，如数据通信系统、无钥匙进入系统、遥控遥测系统、安防系统等。

2芯片封装与引脚功能

TH71101采用LQFP32封装，各引脚功能如表1所列。

表1TH71101引脚功能

引脚号符号功能

1VEE地

2GAIN-LNA低噪声放大器（LNA）增益控制

3OUT-LNALNA输出，连接到外接的LC调谐回路

4IN-MIX1混频器1（MIX1）输入，单端阻抗约33Ω

5VEE地

6IF1P中频1（IF1）集电极开路输出

7IF1N中频1（IF1）集电极开路输出

8VCC电源输入

9OUT-MIX2混频器2（MIX2）输出，输出阻抗约330Ω

10VEE地

11IFA中频放大器（IFA）输入，输入阻抗约2.2kΩ

12FBC1连接外接的中频放大器反馈电容

13FBC2连接外接的中频放大器反馈电容

14VCC电源输入

15OUT-IFA中频放大器输出

16IN-DEM解调器（DEMOD）输入

17VCC电源输入

18OUT-OA运算放大器（OA）输出

19OAN运算放大器（OA）负极输入

20OAP运算放大器（OA）正极输入

21RSSIRSSI输出，输出阻抗约36kΩ

22VEE地

23OUTPFSK/FM正输出，输出阻抗100300kΩ

24OUTNFSK/FM负输出，输出阻抗100300kΩ

25VEE地

26RO基准振荡器输入，外接晶体振荡器和电容

27VCC电源输入

28ENRX模式控制输入

29LF充电泵输出和压控振荡器1（VCO1）控制输入

30VEE地

31IN-LNALNA输入，单端阻抗约26Ω

32VCC电源输入

3芯片内部结构与工作原理

TH71101内部结构框图如图1所示。芯片内包含低噪声放大器（LNA）、两级混频器（MIX1、MIX2）、锁相环合成器（PLLSynthesizer）、基准晶体振荡器（RO）、充电泵（CP）、中频放大器（IFA）、相频检波器（PFD）等电路。

LNA是一个高灵敏度接收射频信号的共发、共基放大器。混频器1（MIX1）将射频信号下变频到中频1（IF1），混频器2（MIX2）将中频信号1下变频到中断信号2（IF2），中频放大器（IFA）放大中频信号2和限幅中频信号并产生RSSI信号。相位重合解调器和混频器3解调中频信号。运算放大器（OA）进行数据限幅、滤波和ASK检测。锁相环合成器由压控振荡器（VCO1）、反馈式分频器（DIV16和DIV2）、基准晶体振荡器（RO）、相频检波器（PFD）、充电泵（CP）等电路组成，产生第1级和第2级本振信号LO1和LO2。

图2FSK接收电路图

使用TH71101接收器芯片可以组成不同的电路结构，以满足不同的需求。对于FSK/FM接收，在相位重合解调器中使用IF谐振回路。谐振回路可由陶瓷谐振器或者LC谐振回路组成。对于ASK结构，RSSI信号馈送到ASK检波器，ASK检波器由OA组成。

图3ASK接收电路

TH71101采用两级下变频。MIX1和MIX2由芯片内部的本振信号LO1和LO2驱动，与射频前端滤波器共同实现一个高的镜像抑制，如表2和表3所列。有效的射频前端滤波是在LNA的前端使用SAW、陶瓷或者LC滤波器，在LNA的输出使用LC滤波器。

表2基准频率fREF、本振频率fL0、中频fIF与FRF镜像抑制关系

注入类型低端高端

fREF（fRF-fIF）/16fRF+fIF/16

fLO16·fREF16·fREF

fIFfRF-fLOfLO-fRF

fRFimagefRF-2fIFfRF+2fIF

表3在fIF=10.7MHz时，基准频率fREF、本振频率fL0与fRF镜像抑制的关系

参数fRF=315MHzfRF=315MHzfRF=433.6MHzfRF=433.6MHz

低高低高

fREF/MHz19.0187520.3562526.4312527.76875

fLO/MHz304.3325.7422.9444.3

fRFimage/MHz293.6336.4412.2455.0

篇3

 

1、引言

几十年前，人们所做的复杂数字逻辑电路及系统的设计规模比较小也比较简单，其中所用到的FPGA或ASIC设计工作往往只能采用厂家提供的专用电路图输入工具来进行。为了满足设计性能指标，工程师往往需要花好几天或更长的时间进行艰苦的手工布线。硕士论文，ITL。工程师还得非常熟悉所选器件的内部结构和外部引线特点，才能达到设计要求。这种低水平的设计方法大大延长了设计周期。

近年来，FPGA 和ASIC 的设计在规模和复杂度方面不断取得进展，而对逻辑电路及系统的设计的时间要求却越来越短。硕士论文，ITL。这些因素促使设计人员采用高水准的设计工具，如：硬件描述语言（Verilog HDL 或VHDL）来进行设计。

然而，Verilog HDL 硬件描述语言缺乏对于电路逻辑关系描述和分析的形式化方法，尤其是缺乏基于时序的逻辑描述。这对于化简和检验正确性都带来了麻烦。而ITL语言描述则提供了另一套基于时序的形式化解决方法，对Verilog HDL 硬件描述语言起到了很好的补充作用。

2、ITL简介

区间时态逻辑(interval Temporal logic，ITL)是一种用于描述离散区间或时段的逻辑系统，它是时态逻辑的一个分支。我们可以把一个区间(interval)看作是一个有限的状态序列;这里的状态就是从所有变量到其值的映射。区间的长度定义为该区间内状态数减 1。因此，只含有一个状态的区间的长度为0。一个区间s0… sn 的长度是n。一个只有单个状态的区间的长度是0。

ITL 的基本表达式和公式的语法如下所示

表达式：

公式：

其中，μ为一个整数值;a 为静态变量(在区间内不改变);A 为状态变量(在区间内

值可变);g 是函数符号;p 为谓词。硕士论文，ITL。下面我们以RS 触发器为例来说明ITL的使用：

一个RS 触发器是一个简单的储存和保持一位数据的记忆单元。两个输入决定了互补的输出和。S（Set）为置一，R（Reset）为置零。

图1 RS 触发器结构图图2 RS 触发器的真值表

按照传统的方法，根据真值表列出输入输出变量的逻辑方程，得到：

Qn+1=S+￢R*Qn

S*R=0

而用 ITL描述可以直接把逻辑关系（动作、谓词）写出来，再化简：

把时间等参数变量考虑进去，我们就可以得到RS触发器的结构方程：

3、Tempura

用ITL 能够方便准确地描述基于时序的数字电路，然而缺乏可执行能力，运算公式不能直接进行计算机仿真和验证。Tempura 则是ITL 强有力的可编程可执行的工具集，大大增强了ITL 的实用性。Tempura 是一种可直接执行的数字电路时序逻辑设计方式，是 ITL 的一个可执行子集。发展到今天，Tempura 已经能够直接在Windows 环境下运行。硕士论文，ITL。只要熟悉ITL 的语句，对照着Tempura 自带的指导工具，使语法公式一一对应就可以进行编程和仿真，十分方便。硕士论文，ITL。

下面我们还是以RS 触发器为例来说明

用VerilogHDL采用门级描述为：

moduleRS_FF(R,S,Q,QB);

input R,S;

output Q,QB;

nor (Q,R,QB);

nor (QB,S,Q);

endmodule

用VerilogHDL采用行为描述为：

moduleRS_FF(R,S,Q,QB);

input R,S;

output Q,QB;

reg Q;

assign QB=~Q;

always@(R or S)

case({R,S})

2'b01:Q<=1;

2'b10:Q<=0;

2'b11:Q<=1'bx;

endcase

endmodule

而根据前文所述的用 ITL描述的RS触发器改写成Tempura 语言，代码如下：

为了检验设计结果，需要输入仿真参量，代码如下：

(S=0) and (R=0)and (Q=0) and (Qbar=0) and

for lis<<1,0>,<0,0>,<0,1>,<1,0>,<0,0>>

do (len(5)and (Sgets l0) and (R gets l1)

)

and

(S,R)latch(Q,Qbar)

仿真结果如下，和真值表一样。

图3 仿真结果

传统的数字电路设计方法繁琐且不严谨，而且往往缺乏时序逻辑的描述能力。针对这个问题，HDL的使用为硬件设计师提供了一个非常好的分析和设计数字硬件的工具，也为沟通软件和硬件提供了一种方法。然而，这些 HDL 一般是为模拟数字硬件的功能而设计，往往比较适用于较低层级的设计。同时传统的HDL 设计方法缺乏对数字硬件推理和证明的机制；对行为描述的能力较弱，缺乏形式设计或验证的支持工具。形式化的设计方法则提供另一种强有力的数字电路描述。在软件工程中，形式方法已经取得一些引人注目的成就。但是在硬件设计领域，形式方法的应用研究和成就仍然在起步阶段。在国内的面向市场的数字电路设计，情况更是这样，形式方法的使用很是有限。ITL 等形式方法（特别是配以成熟高效的可执行工具，如Tempura）， 将有效提高我们描述和设计数字电路。硕士论文，ITL。正如本文开头所说，在硬件设计速度赶不上软件速度的今天，形式方法将给我们带来一种新的突破思路，这在未来的电路设计领域将有广阔的应用和发展空间。

参考文献

[1]Benjamin C. Mosszkowski. ITL HandbookDecember 6, 2007

[2]Antonio Cau. Interval Temporal Logic Anot so short introduction 2009

[3]舒风笛。《面向嵌入式实时软件的需求规约语言及检测方法》，武汉大学，2004

篇4

科学技术不断发展，促进了电子设备的不断提高，现在人们广泛应用电子设备，尤其智能手机的应用，其用户不断增加，用电设备密度不断增加，在空间应用过程中，可能造成电磁环境的不断恶化，电子设备之间可能造成干扰，影响电子设备的正常工作，必须提高电子设备之间的抗干扰性能，因此我们在数字电路设计的过程中，采用数字电路集成电路的方式进行提高抗干扰性能，利用科技手段，不断提升抗干扰能力，符合现在数字电路设计的发展趋势。

1硬件抗干扰技术在数字电路设计环节的应用

1.1安全接地技术

安全接地技术是一种常用的技术，把机壳接入大地，让电量转移到大地，减少电荷积累情况，减少因为静电等原因造成人与机械设备等受到安全影响。设备装置在实际应用过程中，绝缘层可能出现破损等现象，就可能造成机壳带带电，这时候的电量是足够大的，不能及时转移，可能造成严重的后果，利用安全接地技术可以把多余电荷转移出去，还能及时切断电源等，对其安全性能起到保护作用。

1.2避雷击接地技术

用电设备基本都需要采用避雷击效果，一般通常采用避雷针，当出现雷击的情况下，可以进行电荷的转移，下雨天气打雷时候，出现雷击的情况是产生电荷的，一旦遇到用电设备等，瞬间可以产生大量的电荷，对周围人和物产生损害现象，必须采用技术及时转移电荷，减少对人的伤害，对用电设备也起到保护作用。

1.3屏蔽接地技术

屏蔽接地技术是一种常用的对用电设备的保护作用措施，在实际应用过程中，也是设计人员经常采用的方式，具有一定的应用价值。屏蔽技术需要和接地技术配合使用，其屏蔽效果才能够提升。像是静电屏蔽技术。若是在带正电导体周围围上完整的金属屏蔽体，则于屏蔽体的内侧所获取的负电荷将会等同于带电导体，同时外侧所存在的正电荷也和带电导体等量，这就造成外侧区域仍旧存在电场。若是对金属屏蔽体进行接地处理，那么外侧的正电荷可能会流入大地之中，则可以消除外侧区域的电场，也就是金属屏蔽之中将会对正电导体的电场进行屏蔽处理。屏蔽接地技术的应用，在技术上起到革新作用，在应用过程中，起到重要保护作用，具有一定现实应用价值。

2软件抗干扰技术在数字电路设计环节的应用

2.1数字滤波技术

数字滤波技术是一种仿真技术，基于硬件设备的仿真技术，但在实际应用过程中，不依赖硬件技术，只是通过模拟技术进行设置，实现数字滤波。在具体应用过程中，先借助于硬件技术进行干扰技术的应用，减少干扰性能，在具体通过软件进行有效的滤波，起到真正的数字滤波技术，减少抗干扰能力。数字滤波技术的方法有多种多样，我们在应用过程中，需要根据实际情况，选择适应的数字滤波技术的处理方式，起到真正数字滤波作用，在数字电路设计的过程中，利用软件技术进行有效应用，是设计环节中的重要步骤。

2.2软件“看门狗”的使用

软件程序在应用过程中，往往容易出现死循环等现象，在数字电路设计过程中，设计者要考虑这方面问题，采用“看门狗”技术，防治程序死循环现象发生。硬件看门狗就是一个定时器对系统进行有效的监控，合理的根据监控情况进行有效处理，起到看门狗的效果。

3实例论述

3.1通过硬软件技术促使计算机系统脱离死态

为了使干扰问题得到及时的解决，在硬件方面可以使用一个硬件计时器，

3.2程序“跑飞”阶段进行数据保存的硬软件办法

由于计算机系统在被强电磁干扰或影响之后，计算机系统之中正在正常运行的程序或许会被打乱，进而在内存中出现转移情况，同时这种转移是不能被控制的，也就是发生“跑飞”情况。该问题的出现或许会造成确保软件正常运行的重要参数被破坏、冲掉。通过硬软件结合措施、方法的运用，能够在出现断电事故或者是发生强干扰情况之后，使各重要参数得到保护，从而使系统的连续运转或者是再恢复获得可靠的保证。

参考文献：

[1]刘海权,田露,宋立业.传统光电编码器防震动抗干扰电路的优化[J].电气技术,2015(12).

[2]杨昆.综述单片机控制系统的抗干扰设计[J].黑龙江科技信息,2016(04)

[3]李娜.数字集成电路低功耗优化设计解析[J].通讯世界,2016(15).

[4]王剑锋.DCS控制系统抗干扰分析[J].通讯世界,2015(19).

[5]姚年春,徐涛.电机保护装置的抗干扰措施设计[J].信息技术与信息化,2014(04).

[6]熊轶娜,吴跃明,陈洁.数控机床控制系统的抗干扰分析[J].组合机床与自动化加工技术,2009(08).